Nem vált be? Semmi gond! Nálunk 30 napon belül visszaküldheti
Ajándékutalvánnyal nem nyúlhat mellé. A megajándékozott az ajándékutalványért bármit választhat kínálatunkból.
30 nap a termék visszaküldésére
Przejrzysty wyklad z zakresu projektowania ukladow cyfrowego przetwarzania sygnalow obejmujacy najnowsze zagadnienia syntezy logicznej, synteze strukturalna, jezyki specyfikacji sprzetu (VHDL, Verilog) oraz metody projektowania hierarchicznego ze szczegolnym uwzglednieniem ukladow programowalnych PLD/FPGA. Wartosc merytoryczna ksiazki podnosi opis zaawansowanych procedur syntezy logicznej (dostepnych nieodplatnie na stronie www.zpt.tele.pw.edu.pl) wspomagajacych komercyjne systemy projektowania i umozliwiajacych skuteczna redukcje zasobow sprzetowych niezbednych do realizacji ukladow cyfrowych w strukturach PLD/FPGA.